IN RE APPLICATION OF: Yoshinori MATSUBARA

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

GAU:

SERIAL NO: New Application			EXAMINER:			
FILED:	Herewith				•	
FOR:	SEMICONDUCTOR DEVICE, SEMICONDUCTOR SEMICONDUCTOR DEVICE TEST METHOD				ANUFACTURING METHOD, AN	D
		REQUE	ST FOR PRI	ORITY		
	ONER FOR PATENTS RIA, VIRGINIA 22313					
SIR:						
	efit of the filing date of U.S. ns of 35 U.S.C. §120.	S. Application	Serial Number	, filed	, is claimed pursuant to the	
☐ Full bend §119(e) :	efit of the filing date(s) of	U.S. Provision Application	al Application(s) <u>No.</u>		d pursuant to the provisions of 35 U. e Filed	S.C.
Applicar the provi	nts claim any right to priori isions of 35 U.S.C. §119, a	ty from any ea s noted below	arlier filed applic	ations to w	hich they may be entitled pursuant t	.0
In the matter	of the above-identified app	olication for pa	atent, notice is he	reby giver	that the applicants claim as priority	′ :
COUNTRY Japan		APPLICAT 2003-114568	ION NUMBER		MONTH/DAY/YEAR April 18, 2003	
	oies of the corresponding Cubmitted herewith	onvention App	olication(s)			
□ will t	e submitted prior to payme	ent of the Fina	l Fee			
☐ were filed in prior application Serial No. filed						
were submitted to the International Bureau in PCT Application Number Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304.						
☐ (A) Application Serial No.(s) were filed in prior application Serial No. filed ; and						
□ (B) A	application Serial No.(s)					
	are submitted herewith					
	will be submitted prior to	payment of th	e Final Fee			
				Respectfu	Illy Submitted,	
					SPIVAK, McCLELLAND, & NEUSTADT, P.C.	
22850					Glm Well 1	
				Marvin J.	Spivak	
				Registration No. 24,913		
				C. Irvin McClelland		
Tel. (703) 413-3000				Registration Number 21,124		

Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 05/03)



日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2003年 4月18日

出願番号

Application Number:

特願2003-114568

[ST.10/C]:

[JP2003-114568]

出 顧 人
Applicant(s):

株式会社東芝

2003年 5月13日

特許庁長官 Commissioner, Japan Patent Office



特2003-114568

【書類名】

特許願

【整理番号】

A000202768

【提出日】

平成15年 4月18日

【あて先】

特許庁長官 殿

【国際特許分類】

H01L 21/00

【発明の名称】

半導体装置、半導体装置の製造方法及び半導体装置のテ

スト方法

【請求項の数】

26

【発明者】

【住所又は居所】

神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横

浜事業所内

【氏名】

松原 義徳

【特許出願人】

【識別番号】

000003078

【氏名又は名称】

株式会社 東芝

【代理人】

【識別番号】 100058479

【弁理士】

【氏名又は名称】 鈴江 武彦

【電話番号】

03-3502-3181

【選任した代理人】

【識別番号】 100091351

【弁理士】

【氏名又は名称】 河野 哲

【選任した代理人】

【識別番号】 100088683

【弁理士】

【氏名又は名称】 中村 誠



【選任した代理人】

【識別番号】 100108855

【弁理士】

【氏名又は名称】 蔵田 昌俊

【選任した代理人】

【識別番号】 100084618

【弁理士】

【氏名又は名称】 村松 貞男

【選任した代理人】

【識別番号】 100092196

【弁理士】

【氏名又は名称】 橋本 良郎

【手数料の表示】

【予納台帳番号】 011567

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

1

【書類名】

明細書

【発明の名称】

半導体装置、半導体装置の製造方法及び半導体装置のテス

ト方法

【特許請求の範囲】

【請求項1】 第1の層と、

前記第1の層内に設けられた複数の第1のテスト素子と、

前記第1の層に張り合わされた前記第1の層とは異なる第2の層と、

前記第2の層内に設けられ、前記第1のテスト素子に電気的に接続された複数 のパッドと

を具備することを特徴とする半導体装置。

【請求項2】 前記パッド上にそれぞれ設けられた複数のバンプと、

前記バンプを介して前記第2の層と張り合わされた前記第1及び第2の層と異なる第3の層と、

前記第3の層に設けられ、前記第1のテスト素子に電気的に接続されたはんだ ボールと

をさらに具備することを特徴とする請求項1に記載の半導体装置。

【請求項3】 前記第1のテスト素子は全て同種類の素子であることを特徴とする請求項1又は2に記載の半導体装置。

【請求項4】 前記第1のテスト素子は、第1の列に一列に配置されていることを特徴とする請求項1又は2に記載の半導体装置。

【請求項5】 前記第1の層内に設けられ、前記パッドと電気的に絶縁された複数の第2のテスト素子と

をさらに具備することを特徴とする請求項1又は2に記載の半導体装置。

【請求項6】 前記第2のテスト素子は全て同種類の素子であることを特徴とする請求項5に記載の半導体装置。

【請求項7】 前記第2のテスト素子は、前記第1のテスト素子と異なる種類の素子であることを特徴とする請求項5に記載の半導体装置。

【請求項8】 前記第1のテスト素子は、第1の列に一列に配置されており、前記第2のテスト素子は、第1の列と異なる第2の列に一列に配置されている

ことを特徴とする請求項5に記載の半導体装置。

【請求項9】 前記第2のテスト素子は、前記パッドの下方における前記第 1の層内に設けられていることを特徴とする請求項5に記載の半導体装置。

【請求項10】 前記第1の層内に設けられ、前記第1のテスト素子に接続された第1の接続部材と、

前記第2の層内に設けられ、前記パッド及び前記第1の接続部材に接続された 第2の接続部材と

をさらに具備することを特徴とする請求項1に記載の半導体装置。

【請求項11】 前記第1の層内に設けられ、前記第1のテスト素子に接続された第1の接続部材と、

前記第2の層内に設けられ、前記パッド及び前記第1の接続部材に接続された 第2の接続部材と、

前記第3の層内に設けられ、前記バンプ及び前記はんだボールに接続された第 3の接続部材と

をさらに具備することを特徴とする請求項2に記載の半導体装置。

【請求項12】 複数の第1のテスト素子を備えた第1の層と、複数のパッドを備えた前記第1の層と異なる第2の層とをそれぞれ形成する工程と、

前記第1及び第2の層を張り合わせ、前記第1のテスト素子を前記パッドと電気的に接続する工程と


を具備することを特徴とする半導体装置の製造方法。

【請求項13】 前記第2の層の形成の際、前記パッド上に複数のバンプを それぞれ形成し、

前記第1及び第2の層の形成とは別に、はんだボールを備えた第3の層を形成 し、

前記第1及び第2の層を張り合わせた後、前記第2及び第3の層を張り合わせ、前記第1のテスト素子を前記はんだボールと前記バンプを介して電気的に接続することを特徴とする請求項12に記載の半導体装置の製造方法。

【請求項14】 前記第1のテスト素子は全て同種類の素子であることを特徴とする請求項12又は13に記載の半導体装置の製造方法。



【請求項16】 前記第1の層の形成の際、前記第1の層内に前記パッドと電気的に絶縁された複数の第2のテスト素子を形成することを特徴とする請求項12又は13に記載の半導体装置の製造方法。

【請求項17】 前記第2のテスト素子は全て同種類の素子であることを特徴とする請求項16に記載の半導体装置の製造方法。

【請求項18】 前記第2のテスト素子は、前記第1のテスト素子と異なる種類の素子であることを特徴とする請求項16に記載の半導体装置の製造方法。

【請求項19】 前記第1のテスト素子は、第1の列に一列に形成し、前記第2のテスト素子は、第1の列と異なる第2の列に一列に形成することを特徴とする請求項16に記載の半導体装置の製造方法。

【請求項20】 前記第2のテスト素子は、前記パッドの下方における前記第1の層内に形成することを特徴とする請求項16に記載の半導体装置の製造方法。

【請求項21】 前記第1の層の形成の際、前記第1の層内に前記第1のテスト素子に接続する第1の接続部材を形成し、

前記第2の層の形成の際、前記第2の層内に前記パッド及び前記第1の接続部材に接続する第2の接続部材を形成することを特徴とする請求項12に記載の半導体装置の製造方法。

【請求項22】 前記第1の層の形成の際、前記第1の層内に前記第1のテスト素子に接続する第1の接続部材を形成し、

前記第2の層の形成の際、前記第2の層内に前記パッド及び前記第1の接続部 材に接続する第2の接続部材を形成し、

前記第3の層の形成の際、前記第3の層内に前記バンプ及び前記はんだボール に接続する第3の接続部材を形成することを特徴とする請求項13に記載の半導 体装置の製造方法。

【請求項23】 複数のテスト素子を備えた第1の層と、複数のパッドを備えた前記第1の層と異なる第2の層とをそれぞれ形成する工程と、

前記第1及び第2の層を張り合わせ、前記テスト素子の少なくとも一部の素子 を前記パッドと電気的に接続する工程と、

前記テスト素子の少なくとも一部の素子の性能を評価する工程と

を具備することを特徴とする半導体装置のテスト方法。

【請求項24】 前記第2の層の形成の際、前記パッド上に複数のバンプを それぞれ形成し、

前記第1及び第2の層の形成とは別に、はんだボールを備えた第3の層を形成 し、

前記第1及び第2の層を張り合わせた後、前記第2及び第3の層を張り合わせ、前記テスト素子の少なくとも一部の素子を前記はんだボールに前記バンプを介して電気的に接続することを特徴とする請求項23に記載の半導体装置のテスト方法。

【請求項25】 前記テスト素子は、同じ種類の素子毎に一列に形成することを特徴とする請求項23又は24に記載の半導体装置のテスト方法。

【請求項26】 前記テスト素子は、前記同じ種類の素子毎に評価することを特徴とする請求項25に記載の半導体装置のテスト方法。

【発明の詳細な説明】

【発明の属する技術分野】

本発明は、TEG (Test Element Group) を有する半導体装置、半導体装置の 製造方法及び半導体装置のテスト方法に関する。

【従来の技術】

従来から、半導体装置の信頼性評価などを容易にするために、半導体装置を構成する要素(配線、トランジスタ、キャパシタ、抵抗など)をチップ上に搭載したTEG (Test Element Group)チップが用いられている。

従来のTEGチップ10では、図13及び図14に示すように、一つのシリコン基板70上にテストサイト(テストエリア)部20とプローブパッド部30とが形成されている。

ここで、テストサイト部20とは、例えばトランジスタやキャパシタなどのテスト素子22が存在する領域を示し、プローブパッド部30とは、プローブを立

てるためのプローブパッドが存在する領域を示している。

従来のTEGチップ10では、例えば、3個のテスト素子22からなるテストサイト部20と16個のプローブパッド37とで、一つのTEG11が構成されている。具体的には、TEG11の中央に3個のテスト素子22が配置され、このテスト素子22の両側にそれぞれ8個のプローブパッド37が配置されている。ここで、プローブパッド37は、絶縁膜71,72,73,74,75,76内の配線及びコンタクトを介して、テスト素子22に電気的にそれぞれ接続されている。

【発明が解決しようとする課題】

上記の状況の中、半導体集積回路は集積度の向上が年々進んでおり、テストサイトで評価する半導体装置のサイズは縮小しつつある。しかし、テストサイトを電気的に評価するためのプローブパッドは、半導体装置の縮小の傾向に乖離して大きいままである。

例えば0.11 um世代では、プローブパッドのサイズは80 um~100 um口であり、このプローブパッドの専有面積と同程度の面積でテストサイトがレイアウトされている。このため、TEGのレイアウト上、TEGチップの最大60%の面積を測定用のプローブパッドが占有してしまっている。尚、ここでのプローブパッドは、プローブのためだけに配置してあるものを指す。

一方、従来では、プローブパッドを複数のテスト素子で共有することができないことと、共通のプローブカードでテストサイトを評価することとから、プローブパッドの面積を小さくすることは困難である。

以上のように、従来技術では、TEGチップにおけるプローブパッドの専有面積が大きく、かつ、このプローブパッドの面積を小さくすることが困難であった。このため、テストサイトを形成できる領域が少なく、プローブパッドの面積によって、テストサイトの領域が制限されてしまっていた。

本発明は上記課題を解決するためになされたものであり、その目的とするところは、テスト素子を配置する領域の制限を抑制する半導体装置、半導体装置の製造方法及び半導体装置のテスト方法を提供することにある。

【課題を解決するための手段】

本発明は、前記目的を達成するために以下に示す手段を用いている。

本発明の第1の視点による半導体装置は、第1の層と、前記第1の層内に設けられた複数の第1のテスト素子と、前記第1の層に張り合わされた前記第1の層とは異なる第2の層と、前記第2の層内に設けられ、前記第1のテスト素子に電気的に接続された複数のパッドとを具備する。

本発明の第2の視点による半導体装置の製造方法は、複数の第1のテスト素子を備えた第1の層と、複数のパッドを備えた前記第1の層と異なる第2の層とをそれぞれ形成する工程と、前記第1及び第2の層を張り合わせ、前記第1のテスト素子を前記パッドと電気的に接続する工程とを具備する。

本発明の第3の視点による半導体装置のテスト方法は、複数のテスト素子を備えた第1の層と、複数のパッドを備えた前記第1の層と異なる第2の層とをそれぞれ形成する工程と、前記第1及び第2の層を張り合わせ、前記テスト素子の少なくとも一部の素子を前記パッドと電気的に接続する工程と、前記テスト素子の少なくとも一部の素子の性能を評価する工程とを具備する。

【発明の実施の形態】

本発明の実施の形態を以下に図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。

「第1の実施形態]

第1の実施形態は、テストサイト部とプローブパッド部とでTEG(Test Ele ment Group)チップが構成され、このTEGチップはテストサイト部とプローブパッド部とを張り合わせることで形成されている。

図1 (a) 及び図1 (b) を用いて、本発明の第1の実施形態に係るTEGチップについて、以下に説明する。

図1 (a) 及び図1 (b) に示すように、第1の実施形態に係るTEGチップ 10は、テストサイト(テストエリア)部20及びプローブパッド部30を別々 に形成した後、テストサイト部20とプローブパッド部30とを張り合わせて、一体化させている。ここで、テストサイト部20とは、テスト素子22が存在する領域を示し、プローブパッド部30とは、プローブを立てるためのプローブパッド37が存在する領域を示している。

TEGチップ10の一つのTEG11は、例えば、3個のテスト素子22からなるテストサイト部20と16個のプローブパッド37とで構成されている。具体的には、TEG11の中央に3個のテスト素子22が配置され、このテスト素子22の両側にそれぞれ8個のプローブパッド37が配置されている。そして、プローブパッド37は、絶縁膜25,31,32内の配線24,35及びコンタクト23,34,36を介して、テスト素子22aに電気的にそれぞれ接続されている。

ここで、テストサイト部20内のテスト素子22は、プローブパッド37に電気的に接続された素子22aと、プローブパッド37に電気的に接続されていない素子22bとがある。このように、第1の実施形態では、従来技術と異なり、プローブパッド37の下方におけるシリコン基板21上には、プローブパッド37に電気的に接続されないテスト素子22bが存在している。従って、TEGチップ10の平面図では、テスト素子22とプローブパッド37とが重なり合う部分が存在している。

図2(a)及び図2(b)を用いて、本発明の第1の実施形態に係るテストサイト部について、以下に説明する。

図2(a)及び図2(b)に示すように、第1の実施形態に係るテストサイト 部20は、シリコン基板21上の全面にテスト素子22が形成されている。そして、絶縁膜25内には、テスト素子22に接続するコンタクト23が形成され、 このコンタクト23に接続する配線(パッド)24が形成されている。この配線 24の上面は絶縁膜25の外部に露出されており、プローブパッド部30と電気的に接続するための接続部分となる。

テストサイト部20の複数のテスト素子22は、所定間隔(テストサイトピッチP1)だけ離間して、TEGチップ10の全体に配置されている。ここで、テストサイトピッチP1は、各デバイス世代にて標準とするパッドセットを基準として設定されている。

また、テスト素子22とは、例えば、SRAM, DRAM, FeRAM, MRAMのようなメモリ素子、キャパシタ、抵抗、配線などである。

また、テスト素子22の表面形状は、図示するような短冊状であってもよいし

、例えば正方形や円など種々の形状に変更することは可能である。

図3 (a) 及び図3 (b) を用いて、本発明の第1の実施形態に係るプローブ パッド部について、以下に説明する。

図3 (a) 及び図3 (b) に示すように、第1の実施形態に係るプローブパッド部30は、プローブパッド37と多層配線層とで構成される。具体的には、絶縁膜31,32内にコンタクト34、配線36及びプローブパッド37が形成され、プローブパッド37の上面の一部が露出するように開口部38を有する絶縁膜(パッシベーション膜)33が形成されている。ここで、コンタクト34の下面は絶縁膜31の外部に露出されており、テストサイト部20と電気的に接続するための接続部分となる。

プローブパッド部30の複数のプローブパッド37は、行方向(紙面の横方向)に所定間隔(パッドピッチP2)だけ離間し、かつ、列方向(紙面の縦方向)に所定間隔(パッドピッチP3)だけ離間して、TEGチップ10の全体に配置されている。ここで、行方向におけるパッドピッチP2は、各デバイス世代にて標準とするパッドセットを基準として設定されている。また、列方向におけるパッドピッチP3は、プローブピンの最小ピッチを基準として、設定されている。

上記本発明の第1の実施形態に係るTEGチップの製造方法について、以下に 説明する。

まず、テストサイト部20及びプローブパッド部30が個別にそれぞれ形成される。

テストサイト部20は、例えば次のように形成される。まず、シリコン基板2 1上に例えばSRAMやDRAMのようなテスト素子22が形成され、このテスト素子22が絶縁膜25で埋め込まれる。そして、絶縁膜25内に開口部が形成され、この開口部を金属膜で埋め込むことで、コンタクト23が形成される。さらに、コンタクト23上に金属膜からなる配線24が形成される。

プローブパッド部30は、例えば次のように形成される。まず、絶縁膜31内に開口部が形成され、この開口部を金属膜で埋め込むことで、コンタクト34が 形成される。次に、コンタクト34に接続する配線35が形成される。そして、 配線35を埋め込むように絶縁膜32が形成される。次に、絶縁膜32内に開口 部が形成され、この開口部を金属膜で埋め込むことで、コンタクト36が形成される。次に、コンタクト36に接続するプローブパッド37が形成される。そして、プローブパッド37上に絶縁膜33が形成された後、この絶縁膜33内に開口部38が形成される。これにより、プローブパッド37の上面の一部が外部に露出される。

上記のように、テストサイト部20及びプローブパッド部30が個別にそれぞれ形成された後、テストサイト部20とプローブパッド部30とが張り合わされる。

具体的には、まず、テストサイト部20のシリコン基板21の反対側面と、プローブパッド部30のプローブパッド37の反対側面とを向かい合わせる。そして、テストサイト部20の配線24と、プローブパッド部30のコンタクト34とが接するように張り合わされる。その結果、テスト素子22の一部がプローブパッド37に電気的に接続され、TEGチップ10が完成する。

上記本発明の第1の実施形態に係るTEGチップのテスト方法について、以下 に説明する。

まず、テストサイト部20及びプローブパッド部30が個別にそれぞれ形成される。

次に、テストサイト部20とプローブパッド部30とが張り合わされ、テスト素子22の一部とプローブパッド37が電気的に接続される。

次に、プローブパッド部30のプローブパッド37にプローブ針をあてることにより、テスト素子22の性能が評価される。

このようなテスト方法において、テストサイト部20には複数のテスト素子22が形成されているが、評価対象となるテスト素子22はプローブパッド37に電気的に接続しているもののみである。つまり、図1(b)の場合、プローブパッド37に電気的に接続しているテスト素子22aのテスト評価は可能であるが、プローブパッド37に電気的に接続していないテスト素子22bのテスト評価は不可能である。

従って、第1の実施形態では、TEGチップ10に設けられた複数のテスト素子22のうち、テスト評価を行いたいテスト素子22のみを選んでテスト評価す

ることができる。つまり、例えば次のような方法で、評価対象を選定してテスト 評価を行うことができる。

まず、図4に示すように、複数のテスト素子22を素子の種類毎に分ける。そして、列毎に異なる種類のテスト素子が配置するように、同種類のテスト素子22を一列に配置する。

ここで、例えば、第1のグループ12a, 12b, 12c, 12dにはSRA Mからなるテスト素子22を配置し、第2のグループ13a, 13b, 13c, 13dにはDRAMからなるテスト素子22を配置し、第3のグループ14a, 14b, 14c, 14dにはMRAMからなるテスト素子22を配置したとする

この例において、図4のようにテストサイト部20とプローブパッド部30と を張り合わせた場合は、第1のグループ12a, 12b, 12c, 12dのSR AMからなるテスト素子22のみを評価することができる。

尚、図4のプローブパッド部30を紙面の右方向にずらして、第2のグループ 13a, 13b, 13c, 13dのテスト素子22をプローブパッド37と電気 的に接続した場合は、第2のグループ13a, 13b, 13c, 13dのDRA Mからなるテスト素子22のみを評価することもできる。同様に、図4のプローブパッド部30を紙面の左方向にずらして、第3のグループ14a, 14b, 14c, 14dのテスト素子22をプローブパッド37と電気的に接続した場合は、第3のグループ14a, 14b, 14c, 14dのMRAMからなるテスト素子22のみを評価することもできる。

上記第1の実施形態によれば、テストサイト部20とプローブパッド部30とを別々に作成して張り合わせている。このため、プローブパッド37の占有面積に関係なく、シリコン基板21上にテスト素子22を形成することができる。従って、プローブパッド37の面積によるテスト素子22の領域の制限を排除することができる。このため、次のような効果を得ることができる。

従来技術では、テスト素子22がピッチP1'で配置されていたのに対し、第 1の実施形態では、テスト素子22をP1'/NのピッチP1で配置することが 可能である。従って、シリコン基板21上の全面に、最大で従来のN倍のテスト 素子22を配置することができる。

例えば、従来技術によるテスト素子22がピッチP1'で配置されていた場合 (図5(a)参照)、第1の実施形態では、ピッチP1'の1/3のピッチP1 でテスト素子22を配置することができる(図5(b)参照)。従って、この場合、シリコン基板21上の全面に、最大で従来の3倍のテスト素子22を配置することができることになる。

さらには、このようにテスト素子22の数を増加できることで、評価対象となるテスト素子22の種類を増やすことができる。このことは、多種多様なデバイスを同一基板上に形成するシステムLSIでは、同一面積で多種、多数のテスト素子を入れられることになるため、非常に有効である。

また、上記第1の実施形態によれば、テスト素子22を種類毎に分けて同種類のテスト素子22を一列に配置し、テストサイト部20とプローブパッド部30との張り合わせ箇所を調整することで、複数のテスト素子22のうち評価したい素子を選択することが可能である。

[第2の実施形態]

第2の実施形態は、エリアバンプを用いた場合の例である。そして、テストサイト部と配線層部とチップキャリア部とでTEGチップが構成され、このTEGチップはテストサイト部と配線層部とチップキャリア部とを張り合わせることで形成されている。

尚、第2の実施形態では、上記第1の実施形態と同様の部分については省略又 は簡略化し、主に異なる部分について説明する。

図6(a)及び図6(b)を用いて、本発明の第2の実施形態に係るTEGチップについて、以下に説明する。尚、図6(a)において、はんだボールは図示せずに省略している。

図6(a)及び図6(b)に示すように、第2の実施形態に係るTEGチップ10は、テストサイト部20、配線層部40及びチップキャリア部50を別々に形成した後、テストサイト部20と配線層部40とチップキャリア部50とを張り合わせて、一体化させている。

ここで、テストサイト部20内の複数のテスト素子22は、シリコン基板21

上に高密度で配置されている。そして、複数のテスト素子22は、配線24,45,49,56,58,60、コンタクト23,44,46,57,59及びバンプ47を介してはんだボール61に電気的に接続された素子22aと、はんだボール61に電気的に接続されていない素子22bとがある。このように、第2の実施形態では、バンプ47の下方におけるシリコン基板21上には、はんだボール61に電気的に接続されないテスト素子22bが存在している。従って、TEGチップ10の平面図では、テスト素子22とバンプ47とが重なり合う部分が存在している。

図7(a)及び図7(b)は、本発明の第2の実施形態に係るテストサイト部を示すが、上記第1の実施形態と同じ構造であるため、説明は省略する。

図8(a)及び図8(b)を用いて、本発明の第2の実施形態に係る配線層部について、以下に説明する。

図8(a)及び図8(b)に示すように、第2の実施形態に係る配線層部40は、バンプ47と多層配線層とで構成される。具体的には、絶縁膜41,42内にコンタクト44,46及び配線45,49が形成され、配線(パッド)49の上面の一部が露出するように開口部48を有する絶縁膜43が形成されている。そして、配線49の露出された表面上にバンプ47が形成されている。ここで、コンタクト44の下面は絶縁膜41の外部に露出されており、テストサイト部20と電気的に接続するための接続部分となる。また、バンプ47は、チップキャリア部50と電気的に接続するための接続部分となる。

配線層部40の複数のバンプ47及び配線49は、例えば、第1の実施形態と 同様、行方向に所定間隔(パッドピッチP2)だけ離間し、かつ、列方向に所定 間隔(パッドピッチP3)だけ離間して、TEGチップ10の全体に配置されて いる。

図9 (a) 及び図9 (b) を用いて、本発明の第2の実施形態に係るチップキャリア部について、以下に説明する。

図9 (a) 及び図9 (b) に示すように、第2の実施形態に係るチップキャリア部50は、はんだボール61と多層配線層とで構成される。具体的には、絶縁膜51,52,53,54,55内にコンタクト57,59及び配線56,58

,60が形成され、配線60上にはんだボール61が形成されている。ここで、 配線56の下面は絶縁膜51の外部に露出されており、配線層部40と電気的に 接続するための接続部分となる。

上記本発明の第2の実施形態に係るTEGチップの製造方法について、以下に 説明する。

まず、テストサイト部20、配線層部40及びチップキャリア部50が個別に それぞれ形成される。

テストサイト部20は、例えば、上記第1の実施形態と同様の方法に形成される。

配線層部40は、例えば次のように形成される。まず、絶縁膜41内に開口部が形成され、この開口部を金属膜で埋め込むことで、コンタクト44が形成される。次に、コンタクト44に接続する配線45が形成される。そして、配線45を埋め込むように絶縁膜42が形成される。次に、絶縁膜42内に開口部が形成され、この開口部を金属膜で埋め込むことで、コンタクト46及び配線49が形成される。次に、配線49上に絶縁膜43が形成された後、この絶縁膜43内に開口部48が形成される。そして、この開口部48内にバンプ47が形成される

チップキャリア部50は、例えば次のように形成される。まず、絶縁膜51内に配線56が形成され、この配線56上に絶縁膜52が形成される。この絶縁膜52内に開口部が形成され、この開口部を金属膜で埋め込むことで、コンタクト57が形成される。次に、コンタクト57に接続する配線58が形成される。そして、配線58を埋め込むように絶縁膜53が形成される。次に、絶縁膜53上に絶縁膜54が形成され、この絶縁膜54内に開口部が形成され、この開口部を金属膜で埋め込むことで、コンタクト59が形成される。次に、コンタクト59に接続する配線60が形成される。そして、配線60を埋め込むように絶縁膜55が形成される。次に、配線60上にはんだボール61が形成される。

上記のように、テストサイト部20、配線層部40及びチップキャリア部50が個別にそれぞれ形成された後、図10(a)に示すように、テストサイト部20と配線層部40とが張り合わされる。

具体的には、まず、テストサイト部20のシリコン基板21の反対側面と、配線層部40のバンプ47の反対側面とを向かい合わせる。そして、テストサイト部20のパッド24と、配線層部40のコンタクト44とが接するように張り合わされる。その結果、テスト素子22の一部がバンプ47に電気的に接続される

次に、図10(b)に示すように、テストサイト部20及び配線層部40とチップキャリア部50とが張り合わされる。

具体的には、まず、配線層部40のバンプ47の反対側面と、チップキャリア部50のはんだボール61の反対側面とを向かい合わせる。そして、配線層部40のバンプ47と、チップキャリア部50の配線56とが接するように張り合わされる。これにより、TEGチップ10が完成する。

上記本発明の第2の実施形態に係るTEGチップのテスト方法について、以下 に説明する。

まず、テストサイト部20、配線層部40及びチップキャリア部50が個別に それぞれ形成される。

次に、テストサイト部20と配線層部40とが張り合わされ、テスト素子22 の一部とバンプ47が電気的に接続される。

次に、テストサイト部20及び配線層部40とチップキャリア部50とが張り合わされ、テスト素子22の一部とはんだボール61とがバンプ47を介して電気的に接続される。

次に、はんだボール61を用いて、テスト素子22の性能が評価される。

このようなテスト方法において、テストサイト部20には複数のテスト素子22が形成されているが、評価対象となるテスト素子22ははんだボール61に電気的に接続しているもののみである。つまり、図6(b)の場合、はんだボール61に電気的に接続しているテスト素子22aのテスト評価は可能であるが、はんだボール61に電気的に接続していないテスト素子22bのテスト評価は不可能である。

従って、第2の実施形態では、第1の実施形態と同様、TEGチップ10に設けられた複数のテスト素子22のうち、テスト評価を行いたいテスト素子22の

みを選んでテスト評価することができる。

上記第2の実施形態によれば、テストサイト部20と配線層部40とチップキャリア部50とを別々に作成して張り合わせている。このため、配線(パッド)49の占有面積に関係なく、シリコン基板21上にテスト素子22を形成することができる。従って、配線49の面積によるテスト素子22の領域の制限を排除することができる。

また、第1の実施形態と同様に、テスト素子22を種類毎に分けて同種類のテスト素子22を一列に配置し、テストサイト部20と配線層部40との張り合わせ箇所を調整することで、複数のテスト素子22のうち評価したい素子を選択することが可能である。

その他、本発明は、上記各実施形態に限定されるものではなく、実施段階では その要旨を逸脱しない範囲で、種々に変形することが可能である。

例えば、熱耐性等の評価を行う場合には、TEGチップ10をパッケージに入れてもよい。

また、テスト素子とパッドのレイアウトは上述したレイアウトに限定されず、 次のようなレイアウトであってもよい。例えば、図11に示すように、テスト素 子22がパッド37に囲まれる構造であってもよい。例えば、図12に示すよう に、テスト素子22がパッド37にコの字型に囲まれていてもよい。

さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数 の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。

【発明の効果】

以上説明したように本発明によれば、テスト素子を配置する領域の制限を抑制 する半導体装置、半導体装置の製造方法及び半導体装置のテスト方法を提供でき る。

【図面の簡単な説明】

- 【図1】 図1(a)は本発明の第1の実施形態に係わるTEGチップを示す平面図、図1(b)は図1(a)のIB-IB線に沿ったTEGチップの断面図。
- 【図2】 図2(a)は本発明の第1の実施形態に係わるテストサイト部を示す平面図、図2(b)は図2(a)のIIB-IIB線に沿ったテストサイト部の断面図。
- 【図3】 図3(a)は本発明の第1の実施形態に係わるプローブパッド部を示す平面図、図3(b)は図3(a)のIIIBーIIIB線に沿ったプローブパッド部の断面図。
 - 【図4】 本発明の第1の実施形態に係わるTEGチップを示す平面図。
- 【図5】 図5 (a) は従来技術によるTEGチップを示す平面図、図5 (b) は本発明の第1の実施形態に係わるTEGチップを示す平面図。
- 【図6】 図6(a)は本発明の第2の実施形態に係わるTEGチップを示す平面図、図6(b)は図6(a)のVIB-VIB線に沿ったTEGチップの断面図。
 - 【図7】 本発明の第2の実施形態に係わるテストサイト部を示す断面図。
 - 【図8】 本発明の第2の実施形態に係わる配線層部を示す断面図。
 - 【図9】 本発明の第2の実施形態に係わるチップキャリア部を示す断面図
- 【図10】 図10(a)は本発明の第2の実施形態に係わるテストサイト部と配線層部を張り合わせた状態を示す断面図、図10(b)は本発明の第2の実施形態に係わるテストサイト部と配線層部とチップキャリア部とを張り合わせた状態を示す断面図。
- 【図11】 本発明の第1及び第2の実施形態に係わる他のTEGチップを示す平面図。
- 【図12】 本発明第1及び第2の実施形態に係わる他のTEGチップを示す平面図。
 - 【図13】 従来技術によるTEGチップを示す平面図。
 - 【図14】 図13のXIV-XIV線に沿ったTEGチップの断面図。


【符号の説明】

10…TEG (Test Element Group) チップ、11…TEG、12a, 12b, 12c, 12d…第1のグループ、13a, 13b, 13c, 13d…第2のグループ、14a, 14b, 14c, 14d…第3のグループ、20…テストサイト部、21…シリコン基板、22, 22a, 22b…テスト素子、23, 34, 36, 44, 46, 57, 59…コンタクト、24, 49…パッド、25, 31, 32, 33, 41, 42, 43, 51, 52, 53, 54, 55…絶縁膜、30…プローブパッド部、35, 56, 58, 60…配線、37…プローブパッド、38, 48…開口部、40…配線層部、50…チップキャリア部、61…はんだボール。


【書類名】


図面

【図1】




【図2】







2

【図3】







【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】







【図11】




【図12】



【図13】



【図14】



【書類名】

要約書

【要約】

【課題】 テスト素子を配置する領域の制限を抑制する。

【解決手段】 半導体装置のテスト方法は、複数のテスト素子22を備えた第1の層20と、複数のパッド37を備えた第1の層20と異なる第2の層30とをそれぞれ形成する工程と、第1及び第2の層20,30を張り合わせ、テスト素子20の少なくとも一部の素子をパッド37と電気的に接続する工程と、テスト素子22の少なくとも一部の素子の性能を評価する工程とを具備する。

【選択図】 図1

出願人履歴情報

識別番号

[000003078]

1. 変更年月日 2001年 7月 2日

[変更理由] 住所変更

住 所 東京都港区芝浦一丁目1番1号

氏 名 株式会社東芝

1